일본공개특허공모 평11-1//020호(1999.0/.02) 1무.

## BEST AVAILABLE COPY

(18)日本国特部扩 (J P)

(2) 公開特許公報(A)

(11)特許出關公內爭号

特爾平11-177020

(43)公田日 平成11年(1999)7月2日

(51) lot.CL*		<b>美双配号</b>	PΙ			
HBlL	25/088		HOIL	25/08	28	
	25/07			28/12	ı.	
	25/16					
	23/12					


審定確求 未請求 請求班の数7 OL (全 9 頁)

(54) 【規則の名称】 半導体減量構造およびその実験方法

(57)【寒药】

【課題】 茶板をコンパクトにした状態で、実験面積の 割合を大きくすること、

「解決手段」 芭振10と、この芭蕉の上面側に、芭振の上面に重直な方向に積み重ねられている2つの半迭体 第子16および18からなる積み重ね休100とを具 え、2つの半壁体集子は、第1導動性パンプ20を介し で真いに電気的に整圏に結合されていること。



**能1和激展**0股(

(国籍は本の範囲)

[15:216] 13 整据人。

診を振り上面側に、診を振り上面に重直な方向に積み重 れられているのでの半導体業子からなる積み重ね体とを まえ。

的記念での呼ばけ幸子は、第1導電性パンプを介して互 いに確認的に結合されていることを特徴とする半導体裏 2542年

[請求項2] 請求項11に記載の半導体実験構造において、一方の前記半導体素子を終2導電性パンプを介して 約記巻紙に環境的に接続してあることを特徴とする半導 作実終構造。

(諸本項の) 結束項 1 に記載の半導体実験構造において、前記半導体券子を整理性ワイヤを介して前記基場に 東京的に接続してあることを特徴とする半導体実現情 さ

(請求項4) 請求項1に記載の学遊体実験構造において、前記を振の上面には、前記はみ重れ体の一部分を収 前する頃を形成してあることを特徴とする平磁体実験構 は、

(競求項5) 請求項1に記載の単述体実装構造において、前記録み重ね体を2組具え、

これら続き思れ体は、互いに0億された状態で積み重れ られかつ箇定されていることを持欲とする単導体実続構 値。

【録求項6】 鎌東項 5に記載の半導体実験構造において、前記はみ距収体のそれぞれの一方の前記半導体素子を前記整板の概念的に隔離された箇所に個別的に重氮的にそれぞれ接続してあることを特徴とする半導体実験構造。

【請求項7】 幸振を用意する工程と、

第 1 導発性パンプを用いて、2つの半辺体素子同士を熱 圧ھにより電気的に接合して減み単れ体を形成する工程 と、

第2章報性パンプを用いて、前記様み重ね体の一方の前 記事等体集子と前記整板とを概念的に複数する工程とを 含むことを特徴とする事態体実施構造の実践方法。 [新期の誘摘が取明]

[0001]

【短明の属する技術分野】この発明は、半導体実施構造 だよひその実験方法に関する。

[00021

【従来の抒術】従来の半導体実践構造としては、文献 (日経エレフトロニクス、1984、2、14号p. 5 9~) に開示されたBGA(Bell Gride A しょう) 型準路外硬盤がある。

【〇〇〇〇〇】この日GA型半導体装置は、 益振 (ブリント 在語) 上に 1つの半導体集子を搭載しており、 当該半 導体集子の上面に設けられた眼慢部とブリント基版の配 致とを金属ワイヤにより配気的に接続している。 そし て、当該半遅休衆子を合む基板上には、半遅休衆子を外部の現境から保護するための野正樹脂が受けられている。

【0004】 一方、プリントを振の表面には、複数の集像性パンプ(金属パンプ)が整板の等機体部分(配換)に挟設されている。従って、この金属パンプを介して日GA型半導体融露と他の回路とを接続することが可能となる。

【0005】従来のBG A型半導体装置では、プリント 参振の裏面にギャングボンド接続用の電極パンプを設け たことにより、実装参振の実装面積を半導体素子の面積 に近づけることが可能となる。従って、半導体装置自身 をコンパクトにできる。

[0006]

【発明が解決しようとする課題】しかしながら、従来の 日の人塾半海体装盤は、仮にプリントを振上に複数の辛 経体業子を搭載しようとした場合、半海体業子の面積分 だけ、実装整板の面積が必要となり、実装整板の面積が 大きくなってしまう。従って、従来の日の入型半導体を 霞では、実験を仮の裏装面積が、半海体券子の面積によ り制限されてしまうたの、半路体券子をゆやすことがで きなかった。

【0007】また、半導件素子と基板との接続を金属ワイヤ(ポンディングワイヤ)を用いて接合しているため、接致協所を個別に接続していた。このため、接続作業に時間がかかり、作業効率が悪いという問題がある。

【0008】そのため、実装を振り面積を増加させず、 半場作業子を今数搭載可能な半導体実践構造および作業 ほの良い実践方法の実現が望まれていた。

[0009]

【認題を紛決するための手触】このため、この発明の半 築体実践構造によれば、萎振と、この萎栃の上面側に、 萎栃の上面に重直な方向に低み重ねられている2つの半 築体希子からなる低み重ね体とを具え、2つの半導体無 子は、第1 導配性パンプを介して互いに関係的に整固に 暗合されていることを特敵とする。

【0010】このように、登場の上面に対して重直な方向に2つの手葉体条子を積み重ねてあるので、従来に比べ、紫装面積の割合(平導体条子の間は~ 紫装整備の面は)を大きくすることができる。従って、紫装整備を小型化した状態で、紫装整板上に2つの半線体条子を指載することが可能となる。

【0011】また、この発明の実施に当たり、好ましくは、一方の半退休森子を第2路電性パンプを介して禁场に絶免的に抵抗してあるのが良い。

【0012】このように、この発明では、第222年代パンプにより半導体業子と萎切とを検索的に接続してあるので、両者を接続するとき、例えば純圧等により一回の作業工程で複数の接続箇所を同時に接続することが可能となる。

(CC)(3)また、この発明の実施に当たり、好ましく は、半導体命子を導管性ワイヤを介して革動に電気的に 摂続してあるのが良い。

(CO 14) このようにすれば、一方の半導体衆子と萎
切とを遂種性ワイヤで接続することにより2つの半導体 キ子同士が軽点的に接続されているので、2つの半導体 赤子を同時に駆動させることができる。

【0015】また、この発明の実施に当たり、好ましく は、基紙の上面には、ほみ重ね体の一部分を収納する溝 を形成してあるのが良い。

(0016) このような組成にすれば、銭み重ね休を構成している単純体素子の一方の素子の一部分を譲中に収納することができるので、単純体衆子の実際高さを低減することができる。

【0017】また、この発明の実施に当たり、好ましくは、終み重ね外をを組具え、これら彼み重ね外は、互いに述えされた状態で残み重ねられかつ盟國に固定されているのが良い。

【0018】このように、2组の私み重ね体を用いて、 それぞれの様み重ね作同士を拒縁性を有する材料、例え は接等前で固定することにより、半導体素子は、4個様 み重わられるため、書誌面紙の割合がさらに大きくな る。

(0019)また、この説明の実施に当たり、好ましくは、ほみ重れ体のそれぞれの一方の半路体衆子を被振の ・ (根本重れ体のそれぞれの一方の半路体衆子を被振の ・ (根本の)に開始された留所に個別的に理念的にそれぞれ接 いったの本体体衆子をそれぞれ理索的に隔離された萎振の は所に接続してあるので、個々の様み重れ体を個別に報 まさせることが可能となる。

【0020】また、この前期の半導体素機関道の実験方法によれば、基係を用意する工程と、第1階電像ハンブを用いて、2つの半率体表子同士を無圧等により電気的に採金して減る乗む体を形成する工程と、第2導電性パンプを用いて、就み重ね体の一方の平導体表子と萎張とを配気的に採摘する工程とを含むことを特徴とする。【0021】このようにすれば、2つの半端体余子同士を第1準電化パンプを介して無圧等により電気的に接合され、一方の半端体の半端体の半端を発生を集2度電性パンプを介して重点的に接続させているので、それぞれの工程で、一回の工程で推動の接続額所を同時に接合されることが可能となる。違って、従来のフィヤボンディング等に比べ、作業効率が向上する。

(0022)

【託明の実施の形態】以下、図を参照して、この発明の 半導体表装得造およびその実践方法の実施の形態につき 説明する。なお、図は、この発明が理解できる程度に、 を構成成分の大きさ、形状および配置関係を摂除的に示 してあるにすぎず、従って、この発明は、何ら図示例に 即定されるものではない。なお、この実施の形態では、 半姿体実紀構造としてBG A型半導体製画を例に取って 短期する

【0023】【第1の実施の形態のBGA製料媒体製造の開造】図1を参照して、この類明の第1の実施の形態のBGA製料媒体製造の主要構造につき説明する。なお、図1は、第1の実施の形態のBGA型料媒体製造の構造を説明するための切り口断面を示す図である。

【0024】第1の海路の形態では、基板10とこの英板10の上面側に、基板10の上面側に、基板10の上面に垂直な方向に接み型ねられている2つの半路休衆子16および18からなる緩み重ね体100とを具えている。そして、2つの半路休衆子16および18は、第1塔電性パンプ20を介して互いに電気的に監固に結合されている。ここでは、一方の半路休衆子16を第2半塔休衆子と称する。

【0025】この第1の実際の形態では、参析10として、プリント配換を係を用いる。この基値10は、周知の適り絶縁傾12の表面に配換(例えば網(Cu)配線とする。)14が形成されており、この配線14の上面配換14eと下面配換14bとは、スルーホール部15の配換14eにより接続されている。また、この参帳10の上面には、候み単れ体100の一部分を収納するための済17が形成されている。この済17の深さは、第2半路体条子18の厚さと第1等電性パンプ20の訴さを延加算した値よりもいくらが深くしておくのが良い。その理由は、あまり海の深さが残いと、第1半路体条子16を基低に接続したとき、第2半路体条子16が済17の房面にぶつかって両者が膀胱されずに、第1半路体条子16が蒸り10から治さ上がるのを防止するためである。

【0026】また、蒸焼10の表面および裏面の配換1 4の第2全層パンプとの接合部および外部電極との接合 部以外の損極をソルダーレジスト24で覆っている。

【0027】そして、この第1の実施の形態では、この 登板10の上間に対して強直な方向に2つの半導体策子 16および18、すなわち第1および第2半導体策子を 転入重ねてある。

【0028】また、第1半導体衆子16には、複数の電磁20が設けられており、また、第2半導体衆子18にも複数の電極32が設けられている。そして、第1半導体衆子16の電極32と第2半導体衆子16の電極32以外の面を保護限(パッシベーション(PV)膜)19で覆ってある。

【0029】また、この第1半導体参子16の電極30と第2半導体兼子18の電極32とは、第1導電性パンプ20を介してそれぞれ電気的に監固に結合されている。ここでは、第1および第2半導体兼子の電極30および32と第1導電性パンプ20と表熱圧毒により接合してある。

【0030】第1導電性バンブ20は、第1半導体条子

1 のと第9年選休素子18との間に、複数側、この例では、5 例録けられている。この第1等程性パンプ20を 例でははんだ(5 n - F b) パンプとする。なお、ここでは、第1等程性パンプ20をはんだパンプとしたが、 はんだパンプの代わりに、退送良く知られている。金 (A n) パンプ、A I パンプ、卸(O u) パンプ、A s ~ 5 n パンプエいは異方向性等電体パンプなどを使用しても多い、なお、この実施の形態では、第1等程性パンプ20を第1金属パンプとも称する。

【0031】また、第1半導体学子16の一方および他方の外周動場のを振34および36には、独数の第2路 を住パンプ22が設けてある。ここでは、第2姿を住パンプ22を2個機器した例を示す。また、第2姿を住パンプ22の材料を上述した第1金属パンプ20と開催なけ料(はんだ)とする。なお、ここでは、第2姿を性パンプ22を発発2金属パンプとも作する。

・【0032】この第1の実施の形態では、第2金属パンプ22季茶栃10の上面配数14sに熱圧器により接合してある。従って、第1季路体素子15と芸術10とは、変気的に投続されている。

【0033】また、この8GA型半導体装置では、従来 と周囲に第1および第2半導体素子16および18を外 部の環境から保護するため、封止機能26が設けられて いる。

【0034】また、整振10の下頭配線144には、外部電極26が設けられている。ここでは、外部電極28として、血線パンフを用いる。

【0006】まず、第1半路休壽子16上の電極30、34および36に金属バンフ20および22を形成する。その後、第1半路休壽子16と第2半路休壽子18と表記させかつ第1半路休幸子16の電極32間とを対向させる(图2の(A))。その後、第1半路休幸子16の電極32間とを対向させる(图2の(A))。その後、第1半路休幸子16の電極32とを終月本により、一回の工程で同時に接合する(図2の(E)。

【ロロロ7】 このような第1 および第2半導体業子1.6 および1.6 開土を地圧等により接合する方法をここでは、チャプ・チャブ(Chiph Chip) ポンディングと称する。

【ひひつの)この実施の形態では、第1金屋パンプ20を日間および第2金屋パンプ22を2個それぞれ形成してある。また、第1半送休金子16の電観20側の表面と、第2半導休金子18の電機32側の表面には、保護

胶(P V阱)19が形成されている。

【0039】 次に、第2金属パンフ22と登振10とを、例えば終圧落法により重気的に接合する(図2の(の))。このような工程をフリップ・チップ(Flip-Chip)ポンチィングと称する。

【0040】第1の実際の形態では、例えばミーリングにより萎張10の上間の一部に破み重ね休100の一部を挿入するための第17を形成する。ここでは、この第17の変きを第2半導体素子18と第17の皮間とが接触しない程度とし、また、第17の大きさ(第17の長さおよび個)を第2半導体素子18が収拾できる程度の寸法に形成しておく。

【0041】次に、第2単導体番子18を摘17に収納して第1半導体素子16の第2金層パンプ22を挙振10の配換14に指載する。その後、熱圧毛法により第2金属パンプ22と配換14とを電気的に接合する。なお、ここでは、第2金属パンプ22と配換14との接続を独圧毛法を用いて行ったが、スポットレーザ加熱或いはリフロー等回気加熱法などを用いて接合しても良い。

【0042】次に、鉄み重ね休100を射止樹脂(例えばエボキシ樹脂)を用いて射止する(図示せず)。その後、萎板10の裏面の配験14に例えばパンプ指述リフロー雰囲気加熱法を用いて金属パンプ(図示せず)を接合する。尚、子の、茎板10の配線14の金属パンプ取付け部以外にソルダーレジスト24を形成しておく。

【0043】上述した工程を経て第1の実施の形態の8 GA型半導体熱質は完成する。

【0044】第1の実施の形態のBGA型半導体装置特 適によれば、第1および第2半導体乗子16および18 からなる候み重れ休100を要振10の上側に搭載して あるので、スタック化が実現出来かつ従来に比べ、実装 面積の創合を大きくすることができる。すなわち、従来 は半導体衆子が一個であったが、この実施の形態では、 2つの半導体数子を重れ合わせているので、実装面積の 請合は2倍となる。

【0045】また、禁阪10には、第17を設けてはみ 重ね体100の一部を収納しているので、実続高さを低 選することができる。

【0048】また、この映画の実験方法によれば、第1 半導体集子16と第2半導体集子18とを第1金属パンプ20を介してM圧等により接合している。従って、複数の接続値所を一回の作業工程で観象的に接合させることができるため、作業効率が向上する。

【0047】【第2の実際の形態のBGA型半基体秘密の構造】図3を参照して、この発明の第2の実施の形態のBGA型半基体装置につき説明する。なお、図3は、第2の実施の形態のBGA型半基体装置の主要構造を説明するための切り口断節を示す図である。

【0043】第2の実施の形態では、秩み重ね体100 を基切10上間に直接搭載してある点。および導電性ワ イヤッタを用いて、第1半線体衆子16の電極さ4およびっちと整備10の配線14とを接続している点が第1 の実験の形態と異なっている。

【0049】また。この例では、基版10の上面には接続配換部分を除いて、ソルターレジスト24を形成してある。このソルターレジスト24上に、上述した残み重か休100を経緯線38を介して緊固に結合する。ここでは、絶縁層38として接条刻を用いる。

【0050】また 第1年級体券子18の電振さ4および26と選択10の配達14とを模様性ワイヤ3日を用いてそれぞれ接続している。ここでは、導電性ワイヤとして 例えばボンデュングワイヤを用いる。その他の移動は、第1の実施の影響の構成と同様であるため、ここでは詳細な説明を名略する。

【0051】次に、第2の実施の形態のBGA型半導体 級度を実破する場合には、まず、積み重ね体100を接 鏡させる部分の配数14を除く蓄板10の上面にソルダ ーレジスト24を形成する。

【0052】太に、ソルダーレジスト24上に接番到を途布して、出該ソルダーレジスト24上に、上述した第1の実施の形態と同じ方法で形成した第1および第2年 洋体素子15および18からなる扱み重ね休100を接るさせる。このとき、第1半海体素子15を基低10個に、すなわち下側に配設する。

【0053】第1半媒体会子16とソルダーレジスト24とを接着させた後、ボンディングワイヤ39により第1半媒体会子16の電極34および36と基版10の配は14と電影的に接続する。その後の工程は、第1の実施の形態の工程と同様にして行う。

【0054】第2の実施の形態では、第1および第2平 選件番子16および18からなる弦み重ね休100を等 低10の上側に直接接急してあるので、従来に比べ、実 時間後の場合が大きくなると共に、第1の実施の形態の ように発振10に第17を形成する必要がない分、基板 10の厚さをを遵くすることができるという利点がある。

【CO55】[第3の実施の形態のBGA型半路体硬置の構造]次に 図4本よび図3を参照して、この発明の第3の実施の形態のBGA型半路体硬置の主要構造につき説明する。なお、図4は、第3の実施の形態のBGA型半路体硬置の主要構造を説明するための料規図であり、図5は、図4のメー×線に沿って切断した位置での切り口助団を示す図である。なお、図4は、図を明確にするため延載の内部構成を透過して示す。

【0058】第3の実施の形態では、2組の核み重ね体 100および200を整備10の上面の垂直方向に重ね た構造になっている。すなわち、ここでは、上述した様 を重ね体100の他に、もう1組の核み重ね体200を 設けてある。この例では、一方の残み重ね体100を第 1核み重ね体とはし、他方の核み重ね体200を第2核 み重ね外と称する。

【0057】第2核み里な体200は、第3年塔休幸子40と第4年塔休衆子42とを直交させて結合させてある。両者40および42の結合には、第3金属パンプ44を用いている。そして、第1年塔休衆子15と第3年塔休衆子40とを互いに能保された状態で、ここでは接着約46を用いて緊倒に固定(接合)させてある。

【0058】また。第1半球体業于15と感振10の配録14とは、第1の実施の形態と関係に第2金属パンプ22を介して電気的に接続されている。

【0059】また。第3半導体素子40の電極48および50と挙振10の配換14とは、ポンディングワイヤ29によって接続されている。その他の領域は、第1の実施の形態の領域と同様である。従って、ここでは評細な説明を省略する。

【0060】 [第3の実施の形態の実践方法] 太に、図6、図7および図6を参照して、この説明の第3の実施の形態のBGA型半端体験管の実装方法につき説明する。図6の(A)および(B)、図7の(A)および

(日) 並びに図目の(A) および(B)は、第3の実施の形態のBG A型半導体製造の実設方法を説明するための工程例である。

【0061】第3の実験の形態では、テめ、第1年級体会子15の電優30、34および35以外の領域には、PV限19を形成し、第2半導体会子18の電極32以外の領域にはPV既19を形成しておく。また、第1年 退体会子18の電極30、34および36上には、第1 金属パンプ20と第2金属パンプ20とを形成しておく

【0082】次に、Chip-Chipボンディング工程により、上述した第1の実施の形態の実破方法と同様にして、まず第1半導体機子16と第2半導体係子16と第1金属パンプ20を介して、互いに交互させて熱圧者により综合する。このようにして、第1半導体盤子16と第2半導体機子18とからなる第1組み重視体10のが形成される(図5の(A))

【0063】次に、Flip-Chipボンディング工程により、第1半導体衆子16の電価34および36に設けられた第2金屋パンプ22と装板10の配設14とを熱圧名法などにより接所する(図5の(B))。なお、第3の実施の影話では、老板10に、第1秩み重ね体10の一部分を収拾するための第17を形成してある。ここまでの工程は第1の実施の形態をと同様である。【0064】次に、子め、第3半導体衆子40の電価47上に形成された第3金屋パンプ44を用いて第3半等体衆子40と第4半導体衆子42とを独圧場により接合する。このときも、子の電価43、47、48および50残合面以外の第3および第4半導体衆子40および42の一方の面にはPV関19を形成しておく。

【0065】次に、第3半媒体表子40と第4年媒体素

子48とを、互いに交替させて投合する。このようにして、第3年終化券子40と第4年終休寿子42とからなる第2ほみ振わ作200が形成される(図7の (A) 1.

【0066】本に、第1半導体素子16の上面に第2様 み重わ休さ00を互いに絶縁された状態で、様み重ねか や壁間に結合させる(図7の(B))。 なお、この第3 の実施の形態では、第1半導体素子16の上面に接着剤 46を企布し、その後、第2様み重ね休200の第3半 等化素子40と第1半導体素子16とを互いに接合させる。

(5067) 次に、ワイヤーボンディング工程により、ボンティングワイヤ39を用いて第3平線休衆子40の電紙48および50と弦振10の配線14とを電気的に接続する(図8の(A))。 なお、ここでは、子の、藍振10の配線14の第2金星パンフ22およびボンディングワイヤー39の譲収部分以外の領域にソルダーレジスト24を形成しておく。

【0056】以下の工程は周知の技術で行われる。すなわち、第1および第2社み重わは10日および20日を領して基価10上に割止財際25を形成する(図3の(E)) その法、例えば為圧者により基板10の表面に拒加されている配款14に金属パンプ(図5)を接合する。上述した一達の工程を経て第3の実施の形態の日6人以来送体を確かが完成する。

【0069】第3の実施の形態では、萎傷10の上側 に、第1、第2、第3および第4平塔休奈子16、1 8、40および42を積み重ねているので、第1および 第2の実施の形態に比べ、実装面積の割合はさらに大き くなる。すなわち。ここでは、半導体集子を4個機み重 わているので、従来に比べ、実装面積の割合は、約4倍 となる。また、萎垢10には、沸17を形成してあるの で、実践高さが低調する。また、第1半級体業于16と 登版10、および第3半導体素子40と基板10とを電 **気的に隔離して個別に接続してある。すなわち、個々の** 括為重ね体は、ソルダーレジスト24を挟んで、スルー ホール部15の内側の準振10上に数1単磁体要子15 が第2金属パンプ22を介して電気的に接続され、スル - ホール部15の外側の益級10上に第3半導体崇子4 りがポンチャングワイヤ39を介して電気的に接続され ている。このため、第1および第2様み重ね体100お よび200を値別に駆動させることができる。

【0070】なお、上述した実施の形態では、BGA型 年基体製造を制にとって説明したが、何らこの手媒体装 置に限定されるものではなく、プリント配換基板を用い たののB(チップオンボード: Chip on Bos rd)変数とかイアチップの実装などにも適用できる。 【0071】

【発明の効果】上述した説明からも明らかなように、この発明の半導体実践構造によれば、基板の上面側に、こ

の基板上面に対して垂直の方向に2つの半導体会子から なる核み重ね体を核み重ねているので、スタック化が実 現出来かつ従来に比べ、実装面核の割合を大きくするこ とができる。また、実装亜板は小型にできるので、装置 のコンパクト化が可能となる。

【DD72】また、登場には積み銀ね体の一部分を収納するための海を設けているので、実験高さを低減することができる。

【0073】また、私み重ね体の一方の半導体素子と被 低の配執部を第2等電性パンプを用いて監閉に結合させ である。このように第2等線性パンプを用いているの で、熱圧等により一回の作業で被欺の越続協所を同時に 接合させることができる。このため、作業効率が向上す る。

【0074】また、2個の検み重ね休を具え、これら検み重ね休を互いに延続された状態で使み重ねているので、2つの半導体素子を挟み重ねたときに比べ、実製団 検の割合をさらに大きくすることが可能となる。

【0075】また、この発明の半端体実験排造の実施方法によれば、2つの半導体兼子同士を第1等単位ハンブを介して熱圧等により互いに接合させている。このため、一回の工程で、複数箇所の接合が可能となり、作業効率が向上する。

【0075】経み強和体の一方の半導体集子と参いとを 第2導電性パンプを用いて電気的に接合している。この ため、例えば、熱圧電法或いは加熱法により第2等電性 パンプを介して両者を接合することができるため、一回 の工程で複数箇所の接合が可能となる。

【図面の箱単な説明】

【図1】この発明の第1の実施の形態の半導体実装構造を観明するために供する財面図である。

【図2】 (A) ~ (C) は、第1の実施の形壁の半導体 実験情境の実験方法を説明するために供する新面図であ っ

【図3】この発明の第2の実施の形態の半迭体実装構造 を説明するために供する時面回である。

【図4】この発明の第9の実施の影響の半導体変勢構造を影明するために出する斜視的である。

【図5】この発明の第3の実施の形態の半導体突砕物造を説明するために供する時間図である。

【図6】(A)~(B)は、第3の実施の形態の単述体 実践構造の実践方法を説明するために供する工程図であ ス

【図7】 (A)~ (B)は、図6に続く、半塔体実装辞造の実装方法を説明するために供する工程図である。

【図8】(A)~(B)は、図7に続く、単模体完装構造の実装方法を説明するために供する工程図である。


【符号の説明)

10:ブリント配鉄藝板

12:路禄城

14:配鈎 15: 元ルーホール部 15: 501半塔付数子 17: 第 18: 第2半塔休幸子 20: 第1金銀パンプ 22: 第2金銀パンプ 24: ツルターレジスト 26: 對比朝脂

28: 外部電極



7: R3 A 3 4 5 7 7 7 7 10

(図3)

30, 32, 34, 35, 43, 47, 48, 50:€ €

[32]


3 8 : 接名剤 3 9 : ボンディングワイヤ 4 0 : 第3半路休衆子 4 2 : 第4半路休衆子 4 4 : 第3金属パンプ 4 6 : 接客和 1 00 : 第1 試み重ね休


100:第1战み重ね休 200:第2战み重ね休


(A)


(C)

**(A)** 











【図7】

[26]





9-9

## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.